[23.06.09] Full custom IC 설계 Day1

CMOS 기초 개념

 

출력단에 drain이 3개가 연결되어 있다. 이 때 가급적 출력단 Y 쪽이 drain 개수를 적게 배치하는 것이 좋다. 필연적으로 캐패시터 성분이 발생하는데, drain여러 개인 경우 그에 맞게 캐패시터 성분이 증가하여 출력단으로의 딜레이가 커지기 때문이다. 

 

 

Virtuoso 사용법

instance는 부품, Wire, Wire Name, Pin 기능으로 회로를 그릴 수 있다. 단축키를 활용하여 그린다.

I 클릭 후 위와 같이 부품을 불러올 수 있다. 

부품을 가져온 모습이다.

 

wire로 연결하고, PIN(PORT)을 추가한 후 net에 라벨을 붙여준 상태이다. 

 

check and save 를 누른다. 에러 발생시 G 단축키를 눌러 확인하고 수정한다. 창에서 결과를 확인할 수 있다.

 

L,W 등 속성을 바꾸기 위해선, 부품 클릭 후 Q단축키를 누른다.  NMOS 먼저 설정했다. 

 

PMOS의 width는 Width라고 적어준다. 

 

값을 입력하고 OK를 누르면 symbol을 만들 수 있는 창이 생긴다. 

먼저 그리드 기본 셋팅을 한다.

필요없는 건 지우고 위에 있는 아이콘을 클릭하여 심볼을 그리고 check&save를 클릭한다.

 

File - New - Cellview 를 누르고 라이브러리에 추가할 셀을 만들어준다. 그럼 자동으로 스키매틱 창이 뜬다. 

 

회로를 그렸다. 

L 100n, NMOS의 W는 1u, PMOS는 WIdth 로 값을 설정한다. 

한 번에 값을 설정하기 위해 부품을 동시에 잡아주고

all selected로 꼭 바꿔서 OK를 눌러야 모두 적용된다. 

 

이렇게 심볼을 그려주고 저장한다.

 

2NOR도 만들어서 라이브러리에 추가해주었다. 

 

 

이제 시뮬레이션을 통해 PMOS의 width값을 결정해보자.

 

내가 만든 라이브러리에서, 테스트할 부품instance를 찾아 추가한다.

 

아날로그lib에서 vdc 추가 후 gnd 추가해서 만들어준다. 

세 개의 부품을 각각 속성에서 DC voltage 값을 정해준다.

 

 

위의 시뮬레이션 창이 뜨면, 회로 상의 VINA, VOUT 즉 input과 output 이름을 클릭하면 결과를 확인할 수 있다.

 

파형의 500m 지점을 찾아 2.91u 라는 width 값을 찾았다. 이 값을 NOT cell에 적용하고 다시 시뮬레이션을 확인한 결과

의도대로 인버팅되는 것을 확인할 수 있었다.